技術系総合職

【具体的な業務内容】
〇ASIC開発
・仕様策定
　ブロック単体、1チップの仕様策定
・RTL設計(Verilog-HDL、VHDL)
・シミュレーション(Synopsys, Cadence, Vivado, Quartus等)
　検証仕様策定、テストベンチ設計

〇基礎技術開発
・開発テーマ立案
・試作設計
・試作評価

全事業部と連携してASIC開発を行っており、幅広い製品開発に関わることができます。また、次期製品に向けた研究開発テーマを自ら立案し、主体的に取り組むことができます。

当社製品のコントローラ、サーボ、インバータに搭載されるASIC/FPGAの開発および将来製品に向けた基礎技術開発を行います。ASIC/FPGAは重要なキーデバイスであり当社製品の競争力向上に貢献します。

・3年後のイメージ
リーダとして、若手の育成やプロジェクトのマネジメント、ASICベンダとの技術折衝を行っていただきます。

・全製品開発部門と連携し開発を行っているため、幅広い開発を行うことができます。
・製品サイクルが長いため、将来製品に向けたじっくりと新規技術開発に取り組むことができます。
・部門内で柔軟にローテーションを実施しており、スキルの向上を目指すことができます。
・水平分業ではなく、仕様策定から評価まで経験することができます。

【必須要件】
・半導体設計の知識
・Verilog/VHDLを用いた回路設計、論理検証経験者

【望ましい要件】
・アサーション、UVM、フォーマル検証経験者
・論理合成経験者
・プログラミング言語(C,C++等)スキル

◆八幡西事業所／福岡県北九州市八幡西区黒崎城石２番１号

8：30～17：00（休憩45分）

係長級としての採用の場合
年収750万円～1,000万円（時間外労働手当30時間/月相当含む）

担当者としての採用の場合
年収500万円～750万円（時間外労働手当30時間/月相当含む）

昇給／年1回(3月)
賞与／年2回(6月、12月) ※2023年度実績：6.52ヶ月

交通費支給（弊社規定あり）
勤務地手当
家族手当
職位手当
裁量勤務手当
定時外手当
研修手当
単身赴任手当　その他

◆休日
完全週休2日制(土・日)、祝日、年末年始、会社創立記念日、労働祭日、夏季
★年間休日125日程度

◆休暇
年次有給(初年度18日)、５日連続有給取得制度、結婚、忌引き、配偶者出産、被災、リフレッシュ、バースデー、公務、赴任、出産、積立て等

【制度】財形年金、退職金、企業年金、社員持株他
【厚生施設】独身寮、社宅、社員食堂、診療所、保養所他
【クラブ活動】サッカー、テニス、ラグビー、陸上、茶・華道他